一般在通信中把物理层划分为3个子层，每层各完成不同…
在FPGA设计中经常会出现有大量没有使用的IO管脚…
[pdf-embedder url="h…
[pdf-embedder url="h…
[pdf-embedder url="h…
[pdf-embedder url="h…
在光前万兆网PCS之层中为了提高传输效率采用了64…
在完成DDR3控制器生成后，展开新生成ddr3_i…
在Vivado控制器的生成步骤选择了DDR3选项之…
在以太网中出现了各种类型，包括不同的速度，不同的介…
[pdf-embedder url="h…
由于DDR3底层操控的复杂性，因此FPGA编程时一…
1. DDR3 读时序 DDR3的读时序如图1所示…
由于DDR3速度高、吞吐量大、双边沿、命令复杂、从…
由于DDR3 SDRAM速度高，数据吞吐量大因此对…
[pdf-embedder url="h…
[pdf-embedder url="h…
DDR3用到许多与时间相关的参数，列举并解释如下如…
DDR3存储器的读/写，刷新等都是按照一定的状态执…
SDRAM或DDR SDRAM 的内部结构如图1所…
在FPGA设计中经常会处理数据对齐以及数据与时钟对…
[pdf-embedder url="h…
[pdf-embedder url="h…
[pdf-embedder url="h…
DDR（double data rate）是指相对…