过去几十年，计算机处理器的性能不断提高，芯片内部的晶体管数量也从几千个增长到数十亿，甚至上百亿个。
推动半导体产业持续发展的一个重要概念，就是摩尔定律（Moore’s Law）。
摩尔定律通常被理解为：集成电路中的晶体管数量大约每两年翻一倍。
但是，随着芯片制造进入 3 纳米、2 纳米时代，晶体管越来越难以缩小，先进制造工艺的成本也越来越高。
那么，摩尔定律究竟是什么？它为什么能够影响半导体产业几十年？到了今天，摩尔定律是否已经失效？
一、什么是摩尔定律？
摩尔定律（Moore’s Law）是由半导体工程师戈登·摩尔（Gordon Moore）提出的一项经验性预测。
1965 年，摩尔在研究集成电路的发展趋势时发现，随着制造技术改进，单块芯片能够经济地集成的电子元件数量正在快速增加。
他预测，这种增长趋势将在未来持续一段时间。
最初的预测是集成电路中的元件数量大约每年翻一倍。
1975 年，摩尔根据半导体产业的发展情况，将这一预测调整为大约每两年翻一倍。
后来，人们通常把它简化为：
需要注意，摩尔定律并不是物理定律，也不是说晶体管必须按照固定速度增长。
它是一项基于技术发展趋势的经验性观察，后来逐渐成为半导体产业制定研发和制造计划的重要参考。
二、摩尔定律为什么如此重要？
摩尔定律的重要意义，在于它推动了半导体产业长期追求更高的集成密度和更低的单位晶体管成本。
早期计算机使用的电子元件数量有限，整套计算系统可能需要大量电路板和独立器件。
随着晶体管不断缩小，工程师可以在同样面积的硅片上集成更多逻辑电路。
例如，早期微处理器只能集成几千个晶体管，而现代 CPU 和 GPU 已经可以包含数十亿甚至更多晶体管。
更多晶体管使芯片设计人员能够增加 CPU 核心、扩大高速缓存、集成 GPU，以及加入 AI 加速器和其他专用硬件。
与此同时，制造技术的发展长期降低了许多计算功能的单位成本。
这使个人电脑、智能手机、服务器、嵌入式系统和各种智能设备逐渐普及。
可以说，摩尔定律不仅影响了芯片制造，也深刻改变了整个计算机产业。
三、晶体管数量翻倍，CPU 性能也会翻倍吗？
不一定。这是关于摩尔定律最常见的误解之一。
摩尔定律主要描述的是芯片集成密度和晶体管数量的增长趋势，而不是 CPU 性能每两年必然翻倍。
例如，增加晶体管可以让工程师设计更多 CPU 核心、更大的 Cache 或更复杂的执行单元。
但是，如果程序只能使用一个 CPU 核心，那么增加核心数量并不一定提高该程序的运行速度。
此外，处理器性能还受到时钟频率、IPC、内存带宽、缓存延迟和软件优化等因素影响。
因此，晶体管数量增加为性能提升创造了条件，但不意味着计算速度必然按照同样比例增长。
现代芯片设计越来越重视性能、功耗和面积之间的平衡，也就是常说的 PPA（Power、Performance、Area）。
四、为什么晶体管可以不断缩小？
晶体管是现代数字集成电路的基础器件，可以用于控制电流，并构成逻辑门、寄存器和存储单元。
在传统半导体技术发展过程中，制造工艺的进步使晶体管的关键结构不断缩小。
例如，通过改进光刻技术、晶体管结构、绝缘材料和金属互连工艺，工程师能够在单位面积内制造更多晶体管。
缩小晶体管通常可以提高集成密度，并在适当的设计条件下改善性能和能源效率。
但是，这些改进并不是自动发生的。
随着晶体管结构越来越小，工程师必须解决漏电、短沟道效应、制造误差、互连延迟和其他复杂问题。
因此，先进芯片制造需要在材料、器件结构、制造设备和电路设计方面持续创新。
五、为什么 CPU 频率没有一直提高？
在早期处理器发展过程中，制造工艺缩小通常也有利于提高 CPU 时钟频率。
例如，个人计算机处理器的频率曾经从几十 MHz 提高到几百 MHz，随后进入 GHz 时代。
但是，到了 2000 年代中期，CPU 主频的持续快速增长明显放缓。
其中一个重要原因是功耗和散热问题。
数字电路的动态功耗可以使用简化公式表示：
P ≈ α × C × V² × f
其中，V 表示供电电压，f 表示时钟频率，C 表示等效开关电容，α 表示电路活动因子。
当时钟频率增加，特别是需要提高电压才能维持稳定运行时，功耗可能明显增加。
因此，现代 CPU 不再单纯依靠提高主频获得性能提升，而是更多采用多核心、流水线优化、缓存改进和专用加速器等方式。
六、什么是 Dennard Scaling？它与摩尔定律有什么关系？
Dennard Scaling 通常被称为登纳德缩放定律，是理解半导体技术发展历史的重要概念。
它描述了在理想的晶体管缩放条件下，晶体管尺寸、电压和其他相关参数可以按照一定比例共同缩小。
这种缩放曾经使芯片能够在集成更多晶体管的同时，改善速度和单位计算的能源效率。
但是，随着晶体管尺寸越来越小，供电电压不能继续按照理想比例下降，漏电和功耗问题也变得更加突出。
结果是，晶体管密度仍然可以提高，但芯片整体功耗不再能够像过去那样轻松控制。
这也是为什么现代处理器需要采用动态频率调整、功耗管理、多核心设计和异构计算。
因此，摩尔定律与 Dennard Scaling 并不是同一个概念。
摩尔定律关注集成密度的增长趋势，而 Dennard Scaling 关注晶体管缩小时的电学和功耗变化。
七、为什么先进制程越来越困难？
现代先进芯片制造已经进入纳米级技术时代。
在这些尺度下，晶体管的电学特性、制造精度和材料结构都变得更加复杂。
例如，先进制造工艺需要使用极紫外光刻（EUV Lithography）等技术完成精密图形制造。
晶体管结构也从传统的平面晶体管发展到 FinFET，再进一步发展到 GAA（Gate-All-Around，全环绕栅极）等结构。
GAA 晶体管能够通过更加充分地控制沟道，改善部分电学特性。
但是，新型晶体管结构需要复杂的制造步骤，并且通常要求更多研发投入和设备投资。
与此同时，芯片内部的金属互连也越来越重要。即使晶体管本身速度很快，信号仍然可能受到布线电阻、电容和数据传输延迟的限制。
因此，先进制程的难度已经不仅是简单缩小晶体管尺寸，还包括电路、材料、供电和互连技术的整体优化。
八、3 纳米、2 纳米代表晶体管的真实尺寸吗？
不完全是。
在早期半导体制造中，工艺节点名称通常与晶体管某些实际结构尺寸具有较为直接的关系。
但是，现代 7 纳米、5 纳米、3 纳米和 2 纳米等名称，主要代表芯片制造技术的代际和产品节点。
例如，所谓 2 纳米工艺，并不是说晶体管的每一个物理结构都只有 2 纳米。
此外，不同晶圆制造厂使用的节点名称也不能直接视为完全相同的技术指标。
比较制造工艺时，还需要考虑逻辑晶体管密度、SRAM 密度、速度、功耗和实际制造成本。
因此，不能简单认为标注 2 纳米的芯片一定比标注 3 纳米的芯片快。
九、摩尔定律今天还有效吗？
这是现代半导体产业争论最多的问题之一。
如果严格按照传统理解，要求单片芯片上的晶体管密度大约每两年翻一倍，并且单位晶体管成本持续下降，那么这一趋势已经不像过去几十年那样稳定。
先进制造工艺仍然能够提高晶体管密度，但技术难度和研发成本不断增加，部分结构的缩放速度也明显放缓。
例如，逻辑电路可以随着工艺进步继续提高集成密度，但 SRAM、模拟电路和输入输出模块未必能够按照相同的比例缩小。
因此，不同类型的电路正在表现出不同的缩放规律。
不过，半导体技术并没有停止进步。
以台积电为例，其 N2（2 纳米）工艺已于 2025 年第四季度进入量产阶段。该公司还在推进采用新型晶体管和供电技术的后续节点。
Intel 同样持续发展新型晶体管、背面供电和先进封装技术。
因此，更准确的结论是：传统摩尔定律的增长节奏正在放缓，但半导体技术进步并没有结束。
十、Chiplet 能延续摩尔定律吗？
Chiplet（小芯粒）是现代芯片设计的重要发展方向之一。
传统单片式处理器通常把多个 CPU 核心、缓存和输入输出功能制造在同一块硅片上。
但是，随着芯片面积增加，制造成本和良率问题可能更加突出。
Chiplet 采用另一种方法：把复杂芯片拆分成多个较小的裸片，然后使用先进封装技术把它们连接起来。
例如，AMD 的部分 Ryzen 和 EPYC 处理器将 CPU 计算核心与 I/O 功能分布在不同芯粒上。
这种方法能够提高设计灵活性，并允许不同模块使用不同的制造工艺。
不过，Chiplet 并不意味着单块硅片上的晶体管密度一定提高。
它主要通过模块化和多裸片集成，增加一个封装内可以容纳的晶体管数量和系统功能。
因此，Chiplet 更适合被理解为延续系统级集成能力的一种技术，而不是传统晶体管微缩的直接替代品。
十一、先进封装与 3D 堆叠为什么重要？
除了缩小晶体管，现代芯片还可以通过先进封装提高系统集成密度。
例如，2.5D 封装可以把多个计算芯粒和存储芯片放在高密度互连结构上，实现较高的芯片间带宽。
3D 封装则可以将不同裸片垂直堆叠，缩短部分连接距离，并提高封装内部的集成密度。
Intel 的 Foveros 和 EMIB，以及台积电的 CoWoS 和其他 3DFabric 技术，都是先进封装发展的重要例子。
在 AI 加速器中，计算芯片经常需要与 HBM（高带宽内存）紧密连接。
先进封装可以提供更高密度的数据连接，使计算单元更高效地访问内存。
不过，先进封装也需要解决散热、供电、制造良率和成本等问题。
因此，3D 堆叠和 Chiplet 可以延续系统集成规模的增长，但不能完全消除半导体制造所面临的物理和经济限制。
十二、AI 芯片为什么越来越依赖先进封装？
GPU 和 AI 加速器可以使用大量并行计算单元提高运算吞吐量，但是这些计算单元必须及时获得模型权重和其他数据。
如果内存带宽不足，即使处理器具有很高的理论计算性能，也可能因为等待数据而降低实际效率。
因此，现代高性能 AI 芯片不仅需要先进制程，还需要高带宽内存和高密度芯片互连。
先进封装可以帮助计算芯片与 HBM 等存储模块进行高带宽通信，同时支持多个计算芯粒的集成。
这表明现代半导体性能提升已经逐渐从单纯追求晶体管数量，转向计算、内存、互连和封装的整体优化。
在 AI 时代，系统架构的重要性正在不断提高。
十三、什么是 More than Moore？
More than Moore，中文通常称为“超越摩尔”，是一种强调功能集成和系统创新的发展思路。
传统摩尔定律主要关注晶体管密度的持续增长。
More than Moore 则更加关注通过不同技术和功能模块的集成，为电子系统提供更多能力。
例如，一颗现代 SoC 可以集成 CPU、GPU、NPU、DSP、无线通信模块和其他功能。
这些模块不一定全部使用相同的制造工艺，也不一定都需要最先进的晶体管。
通过异构集成、先进封装和专用硬件加速，芯片设计者可以在性能、功耗和成本之间进行更灵活的优化。
因此，More than Moore 并不是完全否定摩尔定律，而是强调除了晶体管缩小之外，还有其他重要的技术发展路径。
十四、未来计算机性能还会继续提高吗？
会，但性能增长的方式正在发生变化。
过去，先进制造工艺带来的晶体管缩小和时钟频率提升，是计算机性能增长的重要来源。
现在，芯片设计人员更多地利用多核心、缓存优化、向量计算、GPU、NPU、Chiplet 和先进封装提升系统性能。
例如，CPU 可以负责通用计算，GPU 负责高度并行的任务，NPU 则专门加速神经网络推理。
在一些 AI 工作负载中，专用硬件可能比单纯提高通用 CPU 的时钟频率更加有效。
此外，软件算法、编译器和内存管理的改进，也可以在不增加晶体管数量的情况下提升实际应用性能。
因此，未来计算能力仍然有很大的发展空间，但不应再简单期待所有计算任务都按照固定的两年周期获得性能翻倍。
总结
摩尔定律由戈登·摩尔在 1965 年提出，后来发展为集成电路晶体管数量大约每两年翻一倍的经验性预测。
它推动了半导体产业数十年的技术进步，使计算机从昂贵的大型设备逐渐发展为广泛使用的个人电脑、智能手机和各种嵌入式系统。
但是，摩尔定律并不是自然界必须遵守的物理定律，也不意味着 CPU 性能必然每两年翻一倍。
随着先进制程面临越来越复杂的物理、制造和成本挑战，传统晶体管缩放的速度已经放缓。
与此同时，GAA 晶体管、先进光刻、Chiplet、2.5D/3D 封装、HBM 和异构计算等技术，正在为半导体产业提供新的发展路径。
摩尔定律并没有简单地“死亡”，但现代芯片性能的增长，已经不能只依赖缩小晶体管。
未来的计算机发展，将越来越依靠先进制程、芯片架构、存储系统、封装技术和软件优化的共同进步。