一、什么是 ASIC？
ASIC 是 Application-Specific Integrated Circuit 的缩写，中文称为专用集成电路。
它是一种针对特定应用或特定类型任务进行设计和优化的芯片。
与能够执行各种不同程序的通用处理器相比，ASIC 通常将设计重点集中在某些明确的功能上，从而获得更高的计算效率、更低的功耗或者更好的成本效益。
例如，CPU 可以运行操作系统、浏览器、数据库和各种应用程序，GPU 可以处理图形渲染、人工智能和科学计算，而 ASIC 则可以专门设计用于视频编码、网络数据包处理、加密运算、人工智能推理或者其他特定任务。
ASIC 的基本思想并不复杂：如果一项计算任务已经确定，而且需要被反复执行，那么就可以把完成这项任务所需的计算和控制过程，直接实现为经过优化的硬件电路。
例如，假设我们需要对大量数据反复执行同一种加密算法。使用 CPU 时，程序需要按照指令顺序执行相关计算。
使用专门的 ASIC，则可以构建适合该算法的硬件运算单元、数据通路和控制电路，让数据按照设计好的方式连续流动。
由于减少了部分通用处理器所需要的指令处理、数据调度和控制开销，专用硬件往往能够以较低能耗完成大量重复计算。
这就是 ASIC 在特定领域具有明显优势的重要原因。
不过，ASIC 并不意味着一定比 CPU 或 GPU 更快。
它的优势通常只存在于设计目标所覆盖的任务范围内。如果应用发生变化，专用芯片可能缺乏足够的灵活性，甚至无法执行新的任务。
二、ASIC 与 CPU 有什么区别？
CPU 是 Central Processing Unit 的缩写，中文称为中央处理器。CPU 是一种通用计算设备，能够通过执行不同的软件指令完成各种任务。
现代 CPU 包含算术逻辑单元、寄存器、缓存、控制单元、分支预测电路以及其他用于提高通用程序执行效率的硬件。
CPU 的优势在于灵活性。只要程序能够被编译或转换成 CPU 支持的机器指令，处理器就可以执行不同类型的软件。
例如，同一颗 CPU 可以运行文本编辑器、网页浏览器、数据库程序或者科学计算软件，而不需要改变芯片内部的电路结构。
ASIC 的设计思路则不同。
ASIC 不一定需要提供完整的通用指令执行能力。设计人员可以根据应用要求，直接构建专门的数据处理电路，让某些运算在硬件中完成。
例如，一个用于固定算法的图像处理 ASIC，可以将图像数据依次送入多个硬件处理阶段。每个阶段执行预先设计的操作，而不需要像通用 CPU 那样，为整个计算过程逐条读取和解释软件指令。
ASIC 还可以通过专用寄存器、片上缓冲区和硬件流水线，减少数据在不同存储层次之间移动的次数。
因此，CPU 主要追求广泛适用性，而 ASIC 更强调针对目标任务进行硬件优化。
需要注意的是，CPU 本身也属于集成电路，而 ASIC 也可能包含 CPU 核心。ASIC 与 CPU 并不是完全互斥的概念，二者描述的是不同的设计定位。
三、ASIC 与 GPU 有什么区别？
GPU 是 Graphics Processing Unit 的缩写，中文称为图形处理器。GPU 最初主要用于图形渲染，后来逐渐发展成为重要的并行计算设备。
GPU 的优势在于拥有大量并行计算资源，可以同时处理许多相似的计算任务。例如，矩阵乘法、图像处理和神经网络中的大量运算，都适合 GPU 的执行结构。
ASIC 则可以针对其中某一类任务做进一步优化。
例如，通用 GPU 需要支持大量不同的计算程序、数据类型和执行模式，而一个专门用于神经网络推理的 ASIC，可以把芯片资源重点分配给矩阵运算、低精度计算、片上数据缓存以及特定的数据流调度。
这种设计可以减少某些不必要的通用功能，并提高目标任务的能效。
但是，GPU 的灵活性通常高于针对固定任务设计的 ASIC。当神经网络结构、算法或者软件框架发生变化时，GPU 往往能够通过更新软件继续支持新的计算，而高度专用的 ASIC 可能受到硬件结构的限制。
还有一个重要区别：GPU 中用于加速特定运算的专用硬件单元，也体现了 ASIC 设计的思想。例如，某些 GPU 集成专门的矩阵计算单元或视频编解码单元。
因此，现代 GPU 和 ASIC 并不是完全对立的技术。通用处理器可以包含专用加速电路，而专用芯片也可能具有一定程度的可编程能力。
四、为什么 ASIC 的计算效率通常很高？
ASIC 的高效率主要来自硬件结构与目标计算任务之间的高度匹配。
CPU 为了执行不同程序，需要支持通用指令、复杂控制流程、内存访问以及各种异常和系统功能。
GPU 为了支持大量并行任务，也需要线程调度、指令执行和通用数据处理能力。
这些功能非常重要，但在某些固定计算任务中，并不是每一项都需要。
ASIC 可以根据具体需求，只保留必要的计算结构和控制功能，并围绕目标算法优化硬件资源。
这种优化通常体现在以下几个方面。
1. 减少指令处理开销
在传统 CPU 中，处理器需要获取指令、解码指令、安排执行，并根据指令完成相应操作。
专用 ASIC 可以把某些计算过程直接实现为硬件数据通路，让输入数据进入电路后按照固定的逻辑完成处理。
这不意味着 ASIC 完全没有控制逻辑，而是专用电路通常不需要为目标运算重复执行与通用处理器相同的指令处理过程。
对于结构稳定、重复次数很多的任务，这种设计能够降低部分控制开销。
2. 使用专门的数据通路
Data Path，也就是数据通路，是指数据在芯片内部经过运算单元、寄存器、多路选择器和其他电路的路径。
在 ASIC 中，设计人员可以针对特定算法安排数据流动方式。
例如，一个视频处理 ASIC 可以将图像数据送入不同的处理阶段，让多个硬件单元按照固定顺序执行运算。
这种结构通常能够避免某些通用处理器中不必要的数据调度。
3. 减少数据移动
现代芯片的能耗不仅来自数学运算，还来自数据传输。
数据在寄存器、缓存、片上 SRAM、外部 DRAM 以及不同计算单元之间移动，都可能消耗能量和时间。
对于某些计算密集型任务，数据传输所消耗的能量甚至可能超过简单算术运算本身。
ASIC 可以通过专门的片上存储器和数据复用结构，让数据在接近计算单元的位置被反复使用。
例如，在矩阵乘法中，如果同一组数据需要参与多次乘加运算，就可以将这些数据保存在片上缓冲区中，减少对外部内存的重复访问。
这种优化经常是 ASIC 提高能效的重要来源。
4. 使用专门的计算精度
不同任务对计算精度的要求并不相同。
例如，某些人工智能推理任务可以使用 INT8 或其他低精度数值格式，而科学计算可能需要更高精度的浮点运算。
专用 ASIC 可以根据目标应用选择合适的数据宽度和运算电路。
较低的数据位宽通常能够减少部分运算器面积、数据传输量和存储需求，并可能降低功耗。
不过，低精度运算需要经过算法验证，确保数值误差不会影响应用要求。
5. 采用高度优化的并行结构
ASIC 可以根据目标任务设计专门的并行计算阵列。
例如，矩阵计算 ASIC 可以包含大量乘加单元，让数据按照特定方式在阵列中流动。
只要计算任务能够持续提供足够的数据，这些单元就可以同时工作，实现较高的计算吞吐量。
因此，ASIC 的高效率并不是因为它采用了某种完全不同的物理原理，而是因为它能够减少不必要的通用功能，将更多硬件资源用于目标任务。
五、什么是 ASIC 硬件流水线？
流水线是数字电路中非常重要的设计方法。
假设一个计算任务需要经过四个阶段：读取数据、执行运算、处理结果和输出数据。
如果系统必须等第一个数据完整经过所有阶段后，才能开始处理第二个数据，那么整体处理速度就会受到限制。
流水线设计可以让不同阶段同时处理不同的数据。
例如，当第一个数据进入第二阶段时，第二个数据就可以进入第一阶段。当第一个数据进入第三阶段时，第二个数据进入第二阶段，而第三个数据可以进入第一阶段。
经过流水线填充后，多个阶段能够同时工作。
这种结构并不一定降低单个数据从输入到输出所需的总延迟，但可以显著提高单位时间内完成的数据数量，也就是吞吐量。
ASIC 很适合采用这种设计，因为许多专用计算任务具有相对固定的数据处理流程。
例如，数字信号处理、视频编解码、网络数据包处理和某些加密算法，都可以利用硬件流水线提高处理能力。
当然，流水线的实际效率还受到数据依赖、缓冲区大小、时钟频率以及不同阶段处理速度的影响。
六、什么是 ASIC 并行计算阵列？
除了流水线，ASIC 还可以采用大规模并行计算结构。
假设需要对大量数字执行相同的乘法运算。
CPU 可以使用多个核心和 SIMD 指令完成计算，
GPU 可以使用大量线程执行运算，
而 ASIC 可以直接构建多个专门的乘法单元，让数据同时进入不同计算通道。
对于某些固定算法，ASIC 甚至可以让多个运算单元按照数据依赖关系直接连接，避免部分通用指令调度。
人工智能加速器中常见的一种结构称为 Systolic Array，中文通常称为脉动阵列。
脉动阵列由大量处理单元按照规则排列而成。数据沿着阵列中的特定方向流动，各个处理单元按照时钟节奏执行乘法、加法或者其他运算。
由于数据可以在相邻处理单元之间传递，系统能够减少某些对较远存储位置的访问。
脉动阵列特别适合某些矩阵乘法和卷积计算，但并不是所有计算任务都适合这种结构。
这种设计说明，ASIC 可以不仅针对运算本身进行优化，还可以针对数据如何在计算单元之间流动进行优化。
七、ASIC 为什么能够降低功耗？
芯片的动态功耗与电路活动、工作电压、工作频率以及有效开关电容等因素有关。
数字电路动态功耗经常用近似关系表示：
P ≈ αCV²f
其中，P 表示动态功耗，α 表示开关活动因子，C 表示有效开关电容，V 表示供电电压，f 表示工作频率。
这个公式说明，芯片功耗不仅与运行频率有关，还与电路规模、活动程度和工作电压有关。
ASIC 可以通过减少不必要的电路活动、采用较小的专用运算单元、减少数据移动以及优化时钟和供电结构，提高目标任务的能效。
例如，如果一个计算任务只需要 8 位整数乘法，那么专用 ASIC 可以选择适合这一需求的运算器，而不必在每次计算时使用完整的高精度通用运算资源。
此外，ASIC 还可以采用 Clock Gating，也就是时钟门控，在某些模块不工作时停止向其提供时钟，从而减少动态功耗。
某些设计还会采用 Power Gating，也就是电源门控，让暂时不需要的电路进入低漏电状态。
不过，ASIC 并不是天然低功耗。如果它包含大量高速计算单元，并且持续以较高负载运行，总功耗仍然可能非常高。
因此，评价 ASIC 的效率时，通常需要结合计算性能和能耗，而不是仅仅观察芯片的总功率。
八、为什么 ASIC 的能效比很重要？
芯片性能可以从不同角度衡量。
对于通用 CPU，人们经常关注程序执行速度、单线程性能、多线程性能和功耗。
对于专用 ASIC，性能指标通常需要结合具体任务。
例如，视频编码 ASIC 可以使用每秒处理的帧数、支持的视频分辨率以及编码功耗进行评价。
网络处理 ASIC 可以使用数据吞吐量、数据包处理速度和处理延迟等指标。
人工智能 ASIC 则可能使用 TOPS，也就是 Tera Operations Per Second，表示每秒万亿次操作。
不过，不同厂商对 Operation 的定义、计算精度和统计方法可能不同，因此仅比较 TOPS 数值并不一定能够准确判断实际性能。
在功耗受限的系统中，能效比尤其重要。
例如，TOPS/W 表示每瓦功率对应的理论计算吞吐量。对于固定测试条件和明确的计算定义，它可以帮助比较不同设计的能效。
但实际应用还需要考虑内存带宽、模型兼容性、计算单元利用率以及软件执行效率。
同样，ASIC 在某个任务上的理论能效优势，并不意味着它在所有程序中都能达到相同表现。
真正有意义的性能比较，应当在相同任务、相同精度要求和可比较的系统条件下进行。
九、ASIC 在人工智能中有什么作用？
人工智能是现代 ASIC 的重要应用领域之一。
深度学习模型需要执行大量矩阵乘法、向量计算和其他张量操作。这些运算中的许多部分具有较高的并行性，因此适合使用专用计算硬件。
AI ASIC 可以针对神经网络设计专门的乘加阵列、片上存储器、数据移动引擎和计算调度机制。
例如，Google 的 TPU，也就是 Tensor Processing Unit，是面向机器学习工作负载设计的专用处理器产品。
不同代际 TPU 的硬件架构和能力存在差异，但其重要设计目标之一，是高效执行机器学习所需的大规模张量运算。
许多智能手机中的 NPU，也就是 Neural Processing Unit，同样体现了专用人工智能加速器的设计思想。
这些硬件可以加速图像识别、语音处理和其他经过适配的神经网络任务。
不过，AI ASIC 与完全固定功能的传统专用电路并不相同。现代人工智能模型发展很快，因此许多 AI ASIC 仍然需要提供可编程能力，支持不同的神经网络层、张量形状和运算类型。
这说明专用性和灵活性并不是只有两个极端，而是可以根据产品需求进行权衡。
十、ASIC 在加密计算中为什么特别高效？
加密算法通常包含大量重复的位运算、逻辑操作、数据置换和数学运算，因此非常适合某些专用硬件实现。
例如，AES 是 Advanced Encryption Standard 的缩写，中文称为高级加密标准。它是一种广泛使用的对称加密算法。
AES 的计算流程可以通过软件在 CPU 上执行，也可以通过专门的硬件电路加速。
如果采用硬件实现，设计人员可以针对算法中的数据变换和轮运算设计专用逻辑结构，并根据吞吐量要求采用迭代结构、部分展开结构或完整流水线结构。
对于需要处理大量网络流量的设备，专门的加密硬件可以减少通用 CPU 的负担。
网络安全设备、存储控制器、通信芯片以及某些数据中心加速器，都可能使用类似的硬件加速方式。
不过，现代 CPU 也可能包含 AES 等加密算法的专用指令和硬件加速单元。因此，比较软件加密与 ASIC 加密时，需要考虑 CPU 是否具有相应的硬件支持。
此外，加密芯片的安全性不能仅通过计算速度判断。它还可能需要考虑侧信道攻击、密钥存储、安全启动和抗故障攻击等问题。
十一、比特币矿机为什么使用 ASIC？
比特币挖矿是 ASIC 专用计算能力的一个著名例子。
比特币挖矿需要不断构造候选区块头，并执行与 SHA-256 相关的哈希计算，以寻找满足网络难度要求的结果。
早期比特币挖矿可以使用普通 CPU，后来 GPU 和 FPGA 也被用于提高哈希计算能力。
随着竞争加剧，专门用于 SHA-256 哈希计算的 ASIC 逐渐成为比特币挖矿的主要硬件。
这种 ASIC 可以围绕特定的哈希算法构建大量专用计算电路，在特定功率条件下实现远高于通用处理器的哈希吞吐量。
矿机性能通常使用 TH/s，也就是每秒万亿次哈希，或者更高数量级的单位表示。
能效则常使用 J/TH，即每万亿次哈希所消耗的焦耳数来评价。数值越低，在相同统计条件下表示每次哈希计算消耗的能量越少。
但这种专用性也带来了明显限制。用于比特币 SHA-256 挖矿的 ASIC，通常无法像 GPU 那样灵活执行各种图形处理、科学计算或通用人工智能任务。
这正是 ASIC 的典型特征：在非常明确的目标任务上高度优化，同时牺牲了部分通用性。
十二、ASIC 与 FPGA 有什么区别？
FPGA 是 Field-Programmable Gate Array 的缩写，中文称为现场可编程门阵列。
FPGA 和 ASIC 都可以实现专门的数字硬件电路，但它们的主要区别在于硬件结构形成方式和后续修改能力。
FPGA 在制造完成后，仍然可以通过加载配置数据来改变内部逻辑连接和功能。
开发者可以使用 Verilog、SystemVerilog 或 VHDL 等硬件描述语言设计数字电路，再经过综合、布局和布线等工具流程，生成 FPGA 所需的配置文件。
ASIC 则通常需要在制造之前确定主要硬件结构。一旦芯片制造完成，固定逻辑部分就不能像 FPGA 可编程逻辑那样自由重新配置。
例如，如果需要设计一个专门执行数字滤波的硬件系统，开发者可以先在 FPGA 上构建滤波器电路，验证算法、时序和数据吞吐量。
如果产品需要大规模生产，而且设计相对稳定，就可以进一步考虑将功能实现为 ASIC。
由于 FPGA 内部需要可编程逻辑单元、配置存储器以及通用互连资源，相比针对同样功能进行优化的标准单元 ASIC，通常需要付出更多面积、功耗或性能代价。
但 FPGA 不需要为每一个设计单独制造全新的固定逻辑芯片，因此更适合原型验证、低产量产品和需要后续修改硬件功能的应用。
需要注意的是，FPGA 与 ASIC 的性能差异取决于具体设计。对于某些算法，现代高端 FPGA 也可能提供非常高的计算吞吐量和低延迟。
十三、ASIC 是怎样设计出来的？
ASIC 的开发过程通常比普通软件开发复杂得多，因为最终需要把设计转换为可以制造的物理电路。
设计过程通常从系统需求分析开始。
工程师需要明确芯片的功能、性能目标、工作频率、功耗限制、接口要求、成本目标以及制造工艺。
随后，设计团队根据需求确定芯片架构，包括计算模块、存储结构、数据通路、控制逻辑和片上互连。
对于数字 ASIC，工程师通常使用 Verilog、SystemVerilog 或 VHDL 等硬件描述语言编写 RTL，也就是 Register Transfer Level，中文称为寄存器传输级设计。
RTL 描述数据在寄存器之间如何传输，以及组合逻辑和时序逻辑如何工作。
完成 RTL 设计后，需要通过仿真、形式验证和其他验证技术检查功能是否符合要求。
然后，逻辑综合工具会根据 RTL 和目标标准单元库，将设计转换为门级网表。
接下来进行物理设计，包括芯片布局、标准单元放置、时钟树综合、布线、时序优化以及功耗相关优化。
在设计交付制造之前，还需要执行静态时序分析、设计规则检查、版图与原理图一致性检查以及其他必要的签核流程。
完成这些步骤后，设计数据才能交给晶圆代工厂制造。
芯片制造完成后，还需要经过封装、测试和实际硬件验证，才能进入产品使用阶段。
这整个流程通常被称为 ASIC Design Flow，也就是 ASIC 设计流程。
十四、什么是标准单元 ASIC？
现代数字 ASIC 经常使用标准单元设计方法。
标准单元是预先设计和验证过的逻辑电路模块，例如与门、或门、反相器、触发器、多路选择器和各种复合逻辑门。
这些单元经过物理设计，具有确定的电气特性和布局尺寸，并被组织到与特定制造工艺对应的标准单元库中。
工程师编写的 RTL 经过逻辑综合后，可以被映射为大量标准单元，再通过物理设计工具完成布局与布线。
例如，一个数字计数器在 RTL 中可能只需要少量代码，但综合之后会形成触发器、加法逻辑以及相关控制电路。
标准单元方法能够降低数字 ASIC 的设计复杂度，让开发者不必为每一个基本逻辑门重新设计晶体管级电路。
不过，高性能 ASIC 往往不只包含标准单元。它还可能使用 SRAM 宏单元、模拟电路、高速接口 PHY、定制数据通路和其他特殊 IP 模块。
对于性能、面积或功耗要求特别高的部分，工程师还可能采用更深层次的定制设计。
十五、ASIC 和 SoC 有什么关系？
SoC 是 System on Chip 的缩写，中文称为片上系统。
SoC 强调将 CPU、GPU、内存控制器、通信接口和其他系统功能集成在一颗芯片中，而 ASIC 强调芯片针对特定应用进行设计。
因此，ASIC 和 SoC 并不是完全互相排斥的类别。
一颗专门用于网络交换的芯片，可能包含包处理引擎、片上缓存、专用查表电路、通信控制器以及管理 CPU。
从应用定位来看，它可以被称为网络 ASIC；从系统集成角度来看，它也具有 SoC 的特征。
同样，一颗人工智能加速器可以包含专用计算阵列、片上 SRAM、DMA 控制器和高速接口。这些模块共同组成完整的硬件加速系统。
某些 ASIC 可能只实现较简单的固定逻辑功能，而另一些 ASIC 则可能发展成非常复杂的系统级芯片。
因此，可以将 SoC 理解为强调集成方式和系统组成的概念，而 ASIC 更强调芯片的专用设计目标。
十六、ASIC 为什么开发成本高？
ASIC 虽然能够在特定任务上取得优秀的性能和能效，但开发成本通常是它的重要限制。
ASIC 开发需要专业的芯片设计人员、EDA 工具、验证平台、标准单元库以及与目标制造工艺对应的设计资源。
如果采用先进制造工艺，物理设计、时序收敛、功耗分析和制造相关问题也会变得更加复杂。
此外，芯片进入制造阶段通常还需要支付与掩模、工程准备、晶圆生产、封装和测试相关的费用。
这些前期费用通常属于 NRE，也就是 Non-Recurring Engineering，中文称为一次性工程开发费用。
ASIC 的另一个风险是制造后的修改成本。
如果软件程序出现错误，通常可以通过修改代码重新编译解决。如果 FPGA 逻辑需要调整，也可能通过更新配置文件完成修改。
但如果 ASIC 固定逻辑存在严重设计缺陷，就可能需要重新修改芯片设计并进行新的制造流程。
某些错误可以通过固件绕过或者配置修正，但并不是所有硬件问题都有这种解决方法。
因此，ASIC 项目需要高度重视设计验证和风险控制。
十七、为什么 ASIC 适合大批量生产？
虽然 ASIC 的前期开发成本较高，但当产品生产数量足够大时，专用设计可能获得更好的长期经济效益。
假设一个专用芯片项目需要支付设计和制造准备费用，而每颗 ASIC 的生产成本相对较低。
如果只制造几百颗芯片，前期费用分摊到每颗产品上可能非常高。
如果制造数百万颗芯片，相同的前期费用就可以分摊到更多产品中，使单位产品承担的开发成本明显降低。
一个简单的成本模型是：
单颗平均成本 = 单颗制造及交付成本 + 一次性开发费用 ÷ 总产量
这只是用于理解经济关系的简化模型。实际成本还会受到制造良率、封装、测试、研发维护、库存和市场需求等因素影响。
对于大量生产且功能稳定的产品，ASIC 可以通过优化芯片面积、功耗和外围元件需求，降低整体系统成本。
但对于产量较小、需求变化频繁或者上市时间要求很紧的项目，FPGA、MCU 或现成的处理器通常更具经济吸引力。
因此，是否采用 ASIC，不仅是一个技术选择，也是一个商业和工程决策。
十八、ASIC 是否完全不能编程？
很多初学者认为 ASIC 一旦制造完成，就只能执行一种完全固定的操作。
这种理解并不准确。
ASIC 的固定逻辑在制造完成后通常无法任意改变，但芯片仍然可以提供配置寄存器、微码、固件控制、任务描述符以及其他软件可控制的功能。
例如，一个网络交换 ASIC 可以通过软件配置转发表、访问控制规则和不同端口的工作参数。
一个 AI ASIC 也可能通过软件加载不同的神经网络模型，并设置矩阵运算任务和数据传输方式。
这些操作并没有改变芯片内部的物理逻辑结构，但可以改变芯片具体执行的任务和工作参数。
因此，ASIC 可以具有一定的可编程能力，只是它的硬件功能边界通常比通用 CPU 或 FPGA 更加明确。
在实际产品中，很多 ASIC 还会集成一个或多个嵌入式 CPU 核心，用于系统配置、状态监测和控制任务。
现代 ASIC 的设计趋势之一，就是在高能效专用计算和软件可编程能力之间取得合理平衡。
十九、ASIC 有哪些常见应用？
ASIC 已经广泛存在于现代电子系统中，只是许多用户并不知道设备内部使用了专用芯片。
在网络设备中，交换芯片可以专门负责高速数据包转发、流量分类和网络协议处理。这些任务如果全部交给通用 CPU，可能难以达到相同的吞吐量和能效。
在存储设备中，某些控制器芯片针对 NAND Flash 管理、错误纠正、数据调度和主机接口进行了专门优化。
在通信系统中，专用基带处理电路可以执行调制、解调、信道编码和其他数字信号处理任务。
在人工智能设备中，专用加速器可以负责矩阵计算、卷积以及其他神经网络运算。
在工业设备中，ASIC 可能用于传感器信号处理、精密测量、高速控制或者特定通信接口。
在消费电子产品中，摄像头、显示控制器、音频处理设备和视频编解码系统，也可能包含各种专用集成电路。
这些应用的共同特点是任务相对明确，而且对性能、成本、体积或者能效具有明确要求。
二十、什么时候应该选择 ASIC？
是否采用 ASIC，首先取决于应用需求是否稳定，以及是否存在足够明确的硬件优化空间。
如果产品需要执行大量重复计算，而且算法比较成熟，对功耗和性能具有严格要求，那么 ASIC 可能是合理选择。
如果产品需要长期运行、产量很大，而且希望降低单位设备的功耗或成本，ASIC 的优势可能更加明显。
相反，如果算法仍然处于快速变化阶段，或者产品需要频繁修改硬件功能，那么 FPGA、GPU 或其他可编程平台通常更灵活。
对于简单控制任务，MCU 往往已经足够。对于运行复杂通用软件的系统，CPU 仍然是重要基础。对于需要支持多种大规模并行算法的应用，GPU 可能提供更好的灵活性。
需要注意的是，选择 ASIC 并不意味着必须完全放弃软件。许多专用芯片仍然需要驱动程序、编译器、固件和应用层软件共同工作。
因此，工程师需要综合考虑性能、功耗、成本、产量、开发周期、算法稳定性以及后续升级需求。
二十一、总结：ASIC 为什么能够实现高效率？
ASIC 的核心思想，是根据明确的应用需求设计硬件，而不是让一套高度通用的硬件适应所有任务。
通过专门的数据通路、优化的计算单元、硬件流水线、并行计算阵列以及高效的片上存储结构，ASIC 可以减少部分通用指令处理开销和不必要的数据移动。
这些设计使 ASIC 在目标任务上有机会获得更高的计算吞吐量、更低的延迟以及更好的能效。
例如，面向特定哈希算法的 ASIC 可以高效执行重复哈希计算；
网络 ASIC 可以使用专用流水线处理大量数据包；
视频 ASIC 则能够通过固定功能硬件加速视频编码或解码。
但 ASIC 的优势始终伴随着限制。它通常需要较高的前期开发投入，硬件修改成本高，而且对于设计范围之外的任务可能缺乏灵活性。
从计算机体系结构的角度来看，CPU、GPU、FPGA 和 ASIC 可以代表不同的设计取向。
CPU 更强调通用程序执行能力，GPU 更强调适合大规模数据并行的吞吐量，FPGA 提供可重新配置的硬件结构，而 ASIC 则能够针对特定任务进行深度优化。
这些技术并不存在适用于所有场景的绝对优劣。真正重要的是计算任务本身，以及硬件结构与任务需求之间的匹配程度。
ASIC 效率高的根本原因，不是它拥有某种神奇的计算能力，而是它把有限的晶体管、存储器、互连和功耗预算，集中用于最需要完成的任务。
理解 ASIC，也就理解了现代芯片设计的重要原则：并不是所有计算都应该交给通用处理器。当任务足够明确、规模足够大，而且性能或能效要求足够高时，直接为任务设计专用硬件，可能是一种更加有效的解决方案。