过去，人们通常认为，一颗高性能 CPU 就是一块完整的硅芯片，上面集成了处理器核心、缓存、内存控制器和各种接口电路。
但是，随着半导体制造技术的发展，越来越多的高性能处理器开始采用另一种设计方式：将原本集成在一块大芯片上的功能拆分成多个较小的芯片，再通过先进封装技术把它们连接起来。
这种技术称为 Chiplet，中文通常叫做“小芯粒”或“芯粒”。
AMD 的 Ryzen 和 EPYC 处理器，以及 Intel 的部分 Core Ultra、Xeon 和其他高性能芯片，都采用了不同形式的多芯片设计。
那么，Chiplet 究竟是什么？为什么芯片厂商不再坚持把所有电路制造在同一块硅片上？
一、什么是 Chiplet？
Chiplet 是一种将复杂芯片系统拆分为多个较小裸片（Die），再通过先进封装技术组合成完整处理器的设计方法。
例如，一颗处理器可能包含以下几类芯粒：
CPU Chiplet： 包含 CPU 核心和部分高速缓存，主要负责通用计算。
I/O Chiplet： 包含内存控制器、PCIe 控制器和其他输入输出接口。
GPU Chiplet： 包含图形计算单元，负责图形渲染或并行计算。
Cache Chiplet： 用于提供额外缓存容量。
AI Accelerator Chiplet： 包含专门用于人工智能计算的硬件加速单元。
这些芯粒通过高速互连技术交换数据，在系统看来可以组成一颗功能完整的处理器。
需要注意，并不是所有 Chiplet 处理器都包含上述全部模块。实际设计取决于产品需求。
二、传统芯片与 Chiplet 有什么区别？
传统的单片式芯片设计称为 Monolithic Die，也就是将主要电路集成在同一块硅片上。
例如，一颗 CPU 可以把多个处理器核心、缓存、内存控制器和输入输出电路放在一个完整的 Die 中。
这种方式具有芯片内部连接紧密、通信延迟较低等优势。
但是，当芯片需要集成越来越多的晶体管时，单块硅片的面积会不断增加，制造难度也随之提高。
Chiplet 采用不同的思路。
设计人员可以把处理器划分为多个相对独立的模块，分别制造，然后通过封装技术连接起来。
例如，一颗处理器可以采用四个 CPU 计算芯粒和一个 I/O 芯粒。
这种方式让芯片设计更加模块化，也为使用不同制造工艺提供了条件。
三、为什么大芯片越来越难制造？
在晶圆制造过程中，可能出现微小的制造缺陷。如果缺陷影响关键电路，芯片就可能无法正常工作。
通常情况下，在制造工艺和缺陷密度相同的条件下，单块芯片面积越大，遇到缺陷的概率越高。
这会影响芯片良率（Yield）。
良率是指制造完成后，能够通过测试并满足规定要求的芯片比例。
例如，假设制造一块大芯片和制造数块小芯片使用相同的工艺，小芯片通常更容易获得较高的单片良率。
不过，Chiplet 还需要考虑封装成本、芯粒测试和组装损耗，因此系统总成本并不一定总是更低。
Chiplet 的重要价值，是把大型芯片的制造问题拆分成多个更容易管理的部分。
四、Chiplet 为什么可以降低制造成本？
先进半导体制造工艺通常成本很高。
例如，采用先进制程制造 CPU 核心，可以提高晶体管密度，并改善特定工作条件下的性能和功耗表现。
但是，并不是所有电路都必须使用最先进的制造工艺。
内存控制器、部分模拟电路和高速输入输出接口，可能更适合采用成熟工艺制造。
如果使用单片式设计，整个芯片通常需要围绕同一种主要制造工艺进行设计。
采用 Chiplet 后，工程师可以分别制造不同模块。
例如：
CPU 计算芯粒采用较先进的制造工艺。
I/O 芯粒采用相对成熟的制造工艺。
随后，再通过先进封装将两者连接起来。
这种方法称为异构集成（Heterogeneous Integration）。
它可以使先进制程主要用于真正需要高晶体管密度的计算模块，从而改善整体制造成本。
但是否具有成本优势，还需要综合考虑设计费用、芯粒数量、封装复杂度和生产规模。
五、AMD 为什么大量使用 Chiplet？
AMD 是推动 Chiplet 在现代 x86 处理器中广泛应用的重要厂商之一。
在许多 Ryzen 和 EPYC 处理器中，AMD 将 CPU 计算核心与输入输出功能分离。
其中，CCD（Core Complex Die）通常包含多个 CPU 核心和相关缓存。
IOD（I/O Die）则承担内存控制、PCIe 接口和芯粒互连等功能。
多个 CCD 可以通过 AMD 的 Infinity Fabric 互连技术与 IOD 进行通信。
例如，一些高核心数量的 EPYC 服务器处理器可以通过增加计算芯粒，提供更多 CPU 核心。
这种模块化结构能够让 AMD 在不同产品中重复使用部分设计，并根据市场需求组合不同数量的计算芯粒。
不过，并不是所有 AMD 处理器都采用完全相同的 Chiplet 架构，一些产品仍然使用单片式设计。
六、Intel 为什么也采用 Chiplet？
Intel 在部分处理器中使用 Tile（功能芯片块）这一名称，其基本思想与 Chiplet 密切相关。
Intel 可以把处理器划分为计算、图形、SoC 和输入输出等功能模块，再通过先进封装技术连接。
例如，Intel 的 Foveros 技术支持将不同芯片进行三维堆叠。
Intel 的 EMIB（Embedded Multi-die Interconnect Bridge）技术则通过封装基板中的嵌入式硅桥，实现芯片之间的高密度连接。
这些技术使 Intel 能够组合来自不同制造工艺的芯片模块，构建复杂处理器。
例如，一些模块可能采用先进制造工艺，而其他模块则采用不同的成熟工艺。
这种方法能够提高设计灵活性，并帮助厂商在性能、功耗、成本和制造能力之间进行优化。
七、Chiplet 之间如何通信？
这是 Chiplet 设计中最重要的技术问题之一。
在单片式芯片中，不同计算模块可以通过芯片内部的金属互连线交换数据。
而在 Chiplet 设计中，多个功能模块位于不同的硅片上，因此必须通过专门的芯片间互连技术通信。
例如，CPU 计算芯粒需要访问 I/O 芯粒中的内存控制器，就必须经过相应的芯粒间连接。
这些连接通常需要较高的数据传输带宽、较低的通信延迟和良好的能源效率。
常见的相关技术包括 AMD Infinity Fabric、Intel EMIB，以及面向不同芯粒互连需求的 UCIe 标准。
不过，Chiplet 之间的通信通常比同一裸片内部的局部连接更加复杂。
因此，芯粒间互连性能是决定 Chiplet 系统整体效率的重要因素。
八、什么是 2.5D 和 3D 封装？
Chiplet 通常需要使用先进封装技术，将多个芯粒连接起来。
2D 封装： 多个芯片可以在封装基板上并排放置，并通过基板布线实现连接。
2.5D 封装： 多个芯片通常放置在硅中介层（Interposer）或其他高密度互连结构上，以实现更密集的芯片间连接。
3D 封装： 将芯片在垂直方向堆叠，通过硅通孔（TSV）、混合键合或其他互连方式传输数据。
例如，3D 封装可以把部分缓存或计算模块堆叠在其他芯片上。
不同技术具有不同的成本、带宽、散热和制造复杂度。
2.5D 和 3D 封装并不是单纯追求外观上的堆叠，而是为了提高集成密度和芯片间通信效率。
九、什么是 UCIe？
UCIe 是 Universal Chiplet Interconnect Express 的缩写，中文可以理解为通用芯粒互连标准。
它的目标是为不同芯粒之间的连接提供标准化接口。
过去，很多芯片厂商主要使用自己的专有互连技术。
例如，一个厂商设计的计算芯粒，通常不能直接与另一个厂商的芯粒任意组合。
UCIe 希望通过统一部分芯粒互连规范，改善不同设计之间的互操作性。
它涉及物理层、协议适配和封装相关要求。
但是，支持 UCIe 并不代表不同厂商的芯粒一定能够直接组合成完整的处理器。
系统还需要解决供电、时钟、测试、散热、固件和软件兼容等问题。
因此，UCIe 是发展开放 Chiplet 生态的重要基础，但不是能够自动组合任意芯片的万能接口。
十、Chiplet 是否一定比单片式芯片更快？
不一定。
Chiplet 的主要优势在于模块化、制造灵活性和系统扩展能力，而不是保证所有计算任务都更快。
在单片式处理器中，CPU 核心和其他功能模块可能通过距离较短的片内线路通信。
在 Chiplet 架构中，部分数据需要跨越不同裸片之间的互连。
这可能增加通信延迟和数据传输功耗。
例如，如果一个计算任务需要频繁访问其他芯粒中的共享数据，芯粒间通信就可能成为性能限制因素。
此外，先进封装还需要解决功耗密度、散热、信号完整性和制造成本等问题。
因此，芯片设计人员必须根据实际工作负载决定哪些功能应该集成在同一块裸片中，哪些功能适合拆分成 Chiplet。
十一、Chiplet 与 CPU 多核心有什么区别？
CPU 多核心（Multi-Core）与 Chiplet 不是同一个概念。
多核心表示一颗处理器包含多个能够独立执行指令的 CPU 核心。
Chiplet 则描述处理器的物理实现和封装组织方式。
例如，一颗八核 CPU 可以把全部八个核心集成在同一块硅片中。
另一颗八核 CPU 也可以采用两个计算芯粒，每个芯粒包含四个核心。
从操作系统看来，它们都可能是八核处理器，但内部组织结构不同。
因此，Chiplet 不直接决定 CPU 核心数量，而是提供一种组织和集成计算模块的方法。
十二、Chiplet 与 SoC 有什么关系？
SoC（System on a Chip，片上系统）是把多个系统功能集成在一个芯片系统中的设计方式。
传统 SoC 可能采用单片式设计，将 CPU、GPU、内存控制器和其他模块全部制造在同一块硅片上。
Chiplet 则允许这些功能分布在多个裸片中，再通过封装组合成完整系统。
这类设计有时称为基于 Chiplet 的 SoC，或者多芯片模块（Multi-Chip Module，MCM）。
例如，未来的复杂计算系统可以使用多个 CPU 芯粒、GPU 芯粒、AI 加速芯粒，以及专门的 I/O 模块共同工作。
不过，SoC 与 Chiplet 并不是互相替代的概念。
SoC 强调系统功能集成，而 Chiplet 强调实现这些功能时采用的模块化裸片结构。
十三、AI 芯片为什么适合采用 Chiplet？
人工智能计算需要大量并行计算资源、较高的内存带宽以及高效的数据传输。
随着 AI 模型规模增加，单块芯片能够容纳的计算单元和存储资源可能受到制造面积、光刻曝光范围及功耗限制。
Chiplet 可以让设计人员将计算模块分成多个裸片，再通过先进封装组合成更大的计算系统。
例如，一颗大型 AI 加速器可以包含多个计算芯粒，并通过高密度互连与 HBM（High Bandwidth Memory，高带宽内存）进行通信。
这种方式有助于扩展系统的计算和内存能力。
但多个芯粒并不意味着性能能够无限线性增长。芯粒间带宽、通信延迟、散热和软件调度仍然会影响整体性能。
十四、Chiplet 为什么不能完全取代传统芯片？
虽然 Chiplet 具有很多优势，但单片式设计仍然非常重要。
对于简单 MCU、低成本传感器芯片以及部分功耗和面积要求严格的设备，单片式设计可能更加经济。
Chiplet 需要额外的封装设计、芯片间互连和测试工作。
如果一个产品本身规模不大，强行拆分成多个芯粒，反而可能增加成本和功耗。
此外，多芯粒系统的生产良率不仅取决于各个芯粒本身，还取决于封装组装和连接质量。
因此，Chiplet 更适合能够从模块化、不同工艺组合或大规模扩展中获得明显收益的产品。
未来单片式芯片与 Chiplet 很可能长期共存。
十五、Chiplet 对半导体产业意味着什么？
Chiplet 的发展正在改变传统芯片设计方式。
过去，一家企业往往需要把所有主要功能集成到一块完整裸片中。
采用 Chiplet 后，企业可以考虑把不同功能模块作为独立设计单元开发，并在不同产品之间重复使用。
例如，同一套计算芯粒设计可能用于不同核心数量的产品，或者搭配不同的 I/O 芯粒组成不同处理器型号。
先进封装技术也因此成为半导体产业的重要竞争领域。
晶圆制造厂、封装测试企业、芯片设计公司和互连技术供应商，都可能在 Chiplet 生态中发挥重要作用。
但是，这种模式也对标准化、芯粒测试、供应链管理和系统级验证提出了更高要求。
总结
Chiplet 是一种将复杂处理器拆分成多个较小芯粒，再通过先进封装和高速互连技术组合成完整系统的设计方法。
AMD 利用 Chiplet 实现 CPU 计算核心与 I/O 功能的分离，并提高处理器产品的模块化扩展能力。
Intel 则通过 Tile 架构、EMIB 和 Foveros 等技术，将不同功能和制造工艺的芯片组合起来。
Chiplet 的核心价值不是简单地把一块大芯片切成几块，而是让芯片设计、制造工艺和系统集成可以更加灵活地优化。
随着 CPU、GPU 和 AI 加速器的复杂度不断提高，Chiplet、2.5D/3D 封装和芯粒间互连正在成为现代半导体技术的重要发展方向。