System Verilog 的类不仅提供了数据定…
I2C接口在小颗非易失性存储芯片EEPROM上经常…
这两种设计有什么区别，哪个才更合适。 第一种是第一…
本文主要给大家介绍如何在仿真中使用forkR…
[pdf-embedder url="h…
在使用Xilinx 7 系列FPGA开发 时，往往…
1、我们经常会使用PLL产生的locked信号作为…
由于在创建Vivado工程，编写文件，使用路径时使…
在SPI接口的EEPROM的原理与使用中给大家介绍…
1.sext 将数据进行有符号位扩展，是将负数用补…
上节内容讲解了状态机的基本理论、分类以及在数字电路…
1.FPGA固化/烧录程序到FLASH原理 在使用…
在日常生活或工作中希望在特定条件下有步骤的做事，计…
文章 Xilinx专用设计代码风格中提到从FPGA…
STARTUPE2 在spi flash 上的使用…
[content_control] [pdf-…
提高数字系统设计性能–数字设计算法与V…
FII_RISCV_V2.01.002版本详情如下…
在fpga 设计中， 我们有时需要对输入的时钟进行…
在学习本节课之前需要一些预备知识：文章Verilo…
之前学习了许多和Verilog文件操作相关的函数，…
Vivado下FIFO IP核除了文章FIFO I…
1. 下示的工程中8-bit宽的 2 对 1 多路…
接下来的问题是一个系列，由简单的小电路逐渐组合成完…
1. 在UART通信协议中，每个数据字节都有一个起…