A/B Buffer 归档 - 2743爱芯网

MAC层发送 Verilog 工程（网络综合设计）

MAC层发送 Verilog 工程（网络综合设计）

2743 爱芯网 30 10 月, 2021 FPGA

在网络综合设计中，IP层发送模块中将数据写入MAC…

MAC层发送 Verilog 工程（网络综合设计）

MAC层接收 verilog 工程（网络综合实验）

2743 爱芯网 29 10 月, 2021 FPGA

图1所示为网络综合实验框图，其中红框部分是MAC层…