FII_PRX100T_DDR_V1.3 硬件原理图 2743 爱芯网 17 3 月, 2021 FPGA FII_PRX100T_DDR_V1.3 硬件原理图 [pdf-embedder url="https://2743.com/wp-content/uploads/2021/03/FII_PRX100T_ddr_ft2232.pdf%22] 相关文章： Freedom Studio 手册 （英文） RISC-V32个寄存器和译码模块（2）CPU硬件模块 RISC-V32个寄存器和译码模块（4）指令译码器 RISC-V32个寄存器和译码模块（3）寄存器文件 RISC-V ALU模块和branch（1）ALU模块 RISC-V LSU，SRAM，GPIO模块（2）D_sram模块 RISC-V ALU模块和branch（2）branch模块 RISC-V LSU，SRAM，GPIO模块（1）exu_lsu模块 RISC-V EXU模块和CPU运行（1）rv32i_exu模块 RISC-V LSU，SRAM，GPIO模块（3）fii_GPIO模块 RISC-V asm_compile 工具使用 RISC-V EXU模块和CPU运行（2）CPU运行过程（基于流水线） Posted in FPGA, FPGA, FPGA 教材教案, FPGA开发板, RISC-V 教材教案, RISC-V架构, 开发板, 教材与教案, 文章, 资料区Tagged FPGA, Verilog
