文章 Xilinx专用设计代码风格中提到从FPGA…
Vivado下FIFO IP核除了文章FIFO I…
在对FPGA进行约束时,分为物理约束和时序约束两种…
时序分析一般指当一个信号从输入到输出的总延迟有限制…
在工程设计的逻辑描述后，整个工程的设计并没有完全结…
在串行高速通信的发送端加入乒乓Buffer缓冲后，…
上节内容探讨了在数据交换及数据处理过程中的异步过程…
前几节课在Vivado下学习并使用了ROM IP核…
上节内容讲解了位提取以及自适应同步的概念，同时也输…
在FPGA设计中经常会出现有大量没有使用的IO管脚…
上一篇文章Vivado软件 调试工具的使用初步中简…
[pdf-embedder url="h…
1. 工程代码下载: FPGA_DDR3_IO 2…
在完成DDR3控制器生成后，展开新生成ddr3_i…
在DDR控制器的最后阶段是设置FPGA的IO管脚的…
在Vivado控制器的生成步骤选择了DDR3选项之…
由于DDR3底层操控的复杂性，因此FPGA编程时一…
由于DDR3速度高、吞吐量大、双边沿、命令复杂、从…
如果在FPGA配置之后仍然想访问非通用输入输出的管…
由于DDR3 SDRAM速度高，数据吞吐量大因此对…
[pdf-embedder url="h…
在FPGA设计中经常会处理数据对齐以及数据与时钟对…
[pdf-embedder url="h…
[pdf-embedder url="h…
[pdf-embedder url="h…