在串行高速通信的发送端加入乒乓Buffer缓冲后，…
当我们学习过以太网的相关知识，学习了以太网模块IP…
在以太网PHY 之 MDIO接口及应用文章中，我们…
MDIO 接口是以太网中MAC 层和 PHY 的控…
在我们学习过7段数码管的fpga设计后， 掌握的数…
之前的课程中，我们实现了高速通信分层设计̵…
在之前的章节中，我们学习了高速通信的发送，接收等模…
在上节课Vivado真双端口（TDP）RAM IP…
在讲解清楚了通信分层的概念和PCS子层编码后，由于…
前几节课在Vivado下学习并使用了ROM IP核…
正弦波（sine wave）在工程中有着重要的意义…
在上节课Vivado Block ROM 的生成与…
在Vivado下，Xilinx公司提供了很多实用的…
在异步通信中数据位的提取至关重要，如果能够准确的把…
Quartus 中，提供一个功能：In-Syste…
上一篇文章Vivado软件 调试工具的使用初步中简…
在之前的算法中，算法执行的速度还是有些慢， 我们设…
在 Verilog实现16进制到10进制（BCD）…
1. 工程代码下载: FPGA_DDR3_IO 2…
[pdf-embedder url="h…
如果在FPGA配置之后仍然想访问非通用输入输出的管…
上一篇文章Vivado软件的使用中简单介绍了创建，…
经过前面几个步骤的分析与设计，目前对于各个模块的抽…
经过前面几个步骤的分析与设计，目前对于各个模块的抽…
图1 调度或资源分配，由于需要显示的…