PLL 整体设计考虑因素：
鉴频鉴相器 Phase Frequency Detector, PFD
电荷泵 Charge Pump, CP
环路滤波器 Loop Filter, LPF
压控振荡器 Voltage Control Oscillator, VCO
降频器 Frequency Divider
图 1 PLL 设计各模块考虑因素
锁相环电路 PLL 设计的难点:
-如此众多的应用（无线和有线）
-对噪声和耦合敏感（并产生噪声）
-反馈系统（和非线性行为）
-难以模拟
-现代系统中需要更多的面向数字的设计
（但对于数字设计师来说，大多数设计是类似模拟的设计)
设计可以工作的 PLL 或简单地生成时钟（频率）可能不是一件困难的事，但是设计一个高质量的PLL就不是那么容易了！
PLL 中的非理想效应：
由于上升和下降时间有限，当相位差较小时，PFD / 电荷泵将显示零增益
由于时序或电流源阻抗而引起的上/下电流不匹配
电源抖动，耦合，电子噪声，参考相位噪声
延迟锁定环 (DLL, Delay locked loop)
DLL 与 PLL 相似，但通过压控延迟线 (VCDL) 的延迟被锁定
噪声 (抖动) 不会像在 VCO 中那样在延迟线中累积。 由于没有VCO，因此环路的阶数比 PLL 小1。 稳定性和沉降问题不太突出。
DLL与PLL不同，仅与某些 PLL 应用相关。 如果可能，通常首选DLL
图 2 锁相环中的非理想效应
PLL的设计通常涉及确定所需的环路类型，选择适当的带宽并建立所需的稳定性。 解决这些设计约束的基本方法说明如下：
要求系统具有以下规格：
输出频率Output Frequency 2.0MHz to 3.0MHz
频率步进Frequency Steps 100KHz
相位相干频率输出Phase Coherent Frequency Output
通道间锁定时间Lock-Up Times Between Channels 1ms
过冲超调 Overshoot < 20%
这些规范表征了类似于可变时基发生器或频率合成器的系统功能
图 3 系统规格
电荷泵
电荷泵分类：
传统三态门
低功耗，低噪音
固有的 PFD 补偿，开关噪声
电流转向
高速，中等 PFD 补偿，低噪声
静态电流消耗，开关噪声
差分输入, 单端输出
低 PFD 补偿
中功耗，信号路径不匹配
全差分
高速，低 PFD 补偿，高线性度，高 PSRR
对漏电流，衬底噪声较不敏感
输出摆幅增加
静态电流消耗，需要共模反馈 CMFB (common mode feedback)
恒定电流流动可能会引起噪声/杂散问题。
图 4 电荷泵原理
电荷泵设计注意事项：
了解死区Deadzone effect 对 PLL 的影响
工作频率
高频运行的差分设计
噪音
高分频比时电荷泵噪声变得至关重要
漏电流
需要高电荷泵电流。
差分设计更耐漏电流
不匹配
通过全差分设计最小化
开关噪音
通过全差分设计最小化
与环路滤波器共享电荷
可通过反馈电路减少
线性度
高时序分辨率提高了线性度
电荷泵设计时的取舍：
图 5 单端和差分的比较
电荷泵设计流程：
确定电荷泵电流
确定电荷泵结构
直流电压兼容
瞬态仿真
图 6 电荷泵设计流程
本案例的电荷泵：
图 7 本案例的电荷泵电路原理图
图 8 本案例的电荷泵电路结构图