分频器 Frequency Divider：
用于频率合成的分频器
-整数N分频器（数字）
-小数N分频器（数字+模拟）
-再生分频器（模拟）
设计考虑
工作频率
–必须大于VCO调整范围（不是PLL目标范围！）
–最大和最小分频比
–差分还是单端？
能耗
–分频器结构 –预分频器和计数器分区
–差分还是单端?
输入灵敏度
–对于差分分频器很重要
噪音
–需要重新计时？
–分频器环路本身对噪声敏感，同时也会向VCO注入噪声
图 1 分频器
使用D型触发器进行频分
D型触发器的一个主要用途是用作分频器。 如果将D型触发器的 -Q 输出直接连接到 D输入，从而使器件具有闭环“反馈”，则连续的时钟脉冲将使每两个时钟周期使双稳态“切换”一次, 输出的频率为时钟脉冲。
图 2 D触发器
图 3 D触发器二分频器
带有预分频器的分频 Frequency Division with Prescaler：
预分频器是双模分频器吗？
– 预分频器用于预分频，双模可直接使用在小数N分频 PLL中
– 2/3 或4/5 预分频器也用于 2N/2N+1 双模分频器
图 4 带有预分频器的分频
图 5 基于预分频器的计数器
为什么要预分频？
– 具有几个高频触发器的可编程分频比
可以使用电流模式逻辑CML预分频器 + CMOS计数器
脉冲吞吐双模分频器
Pulse Swallowing Dual-Modulus Divider：
例：3/4/5 多模分频器吐脉冲可以延长到一个以上的周期
图 6 脉冲吞吐双模分频器
图 7 带有计数器的通用分频
带有计数器的通用分频
最小分频比为P2-P，带有P/P+1 预分频器
例：P-16, M=262, A=5
图 8 带有计数器的通用分频
只需简单增加 M-CNT 位数即可使 Nmax 更高 –无限制！
图 9 脉冲吞吐双模分频器
简单分频器 Simple Frequency Divider：
同步计数器 异步分频器
-可以完全编程 -低功耗，高速运行
-大功率，低速运行 -抖动累积
图 10 同步分频器 异步分频器
使用异步分频器同步输出
图 11 异步分频器同步输出
CMOS分频器 – 真单相时钟
True-single-phase- clock (TSPC)：
功耗低，面积小
对于高频或极低频操作不可靠
图 12 CMOS分频器–真单相时钟
CMOS分频器 –电流模式逻辑Current mode logic (CML)
更好的PSRR
开关噪音小
高频低功率
图 13 CMOS分频器 –电流模式逻辑
电流模式逻辑分频器设计
速度
corner慢转角和高温（低带宽）
灵敏度 （！！）
corner快速拐角和高温（低增益）
直流净空 DC Headroom
片上偏置电流可实现固定电压摆幅
带有嵌入式或门的电流模式逻辑分频器
图 14 电流模式逻辑分频器
图 15 带有嵌入式或门的电流模式逻辑分频器
电流模式逻辑分频器设计流程：
确定电阻值–速度
确定 IB 值–可靠性和噪声
优化晶体管尺寸 –灵敏度
图 16 电流模式逻辑分频器设计流程
本案例中使用的分频器
简单的二分频
基于 D 触发器
数字电路
图 17 本案例中使用的分频器