算术逻辑单元
算术逻辑单元(Arithmetic Logic Unit，简称ALU)是计算机的运算器，它完成算术运算和逻辑运算两种操作。
逻辑运算是通过比较来完成的，即两个数据进行比较，判断是否等于、小于或大于等。算术运算包括加、减、乘、除等运算，实际上算术逻辑单元使用一个或多个加法器来完成加、减、乘、除等运算。
寄存器
寄存器是微处理器作算术运算和逻辑运算时，用来临时寄存中间数据和地址的存储位置。它们的硬件组成类似于内存的存储单元，只是存取速度比内存的更快，容量更小。寄存器通常放在CPU内部，并由控制器控制。
许多计算机包括专用寄存器和通用寄存器。专用寄存器是计算机用于某一特殊目的的寄存器，例如指令寄存器、地址寄存器。而通用寄存器则是计算机或程序在多种状态下使用的寄存器，例如暂存数据的寄存器。
程式计数器
指令解码器
指令译码器(Instruction Decoder,ID)是控制器中的主要部件之一。计算机能且只能执行“指令”。指令由操作码和地址码组成。操作码表示要执行的操作性质，即执行什么操作，或做什么；地址码是操作码执行时的操作对象的地址。计算机执行一条指定的指令时，必须首先分析这条指令的操作码是什么，以决定操作的性质和方法，然后才能控制计算机其他各部件协同完成指令表达的功能。这个分析工作由指令译码器来完成。
控制器
英文Control unit；控制部件，主要是负责对指令译码，并且发出为完成每条指令所要执行的各个操作的控制信号。
其结构有两种：一种是以微存储为核心的微程序控制方式；一种是以逻辑硬布线结构为主的控制方式。
微存储中保持微码，每一个微码对应于一个最基本的微操作，又称微指令；各条指令是由不同序列的微码组成，这种微码序列构成微程序。中央处理器在对指令译码以后，即发出一定时序的控制信号，按给定序列的顺序以微周期为节拍执行由这些微码确定的若干个微操作，即可完成某条指令的执行。
简单指令是由（3～5）个微操作组成，复杂指令则要由几十个微操作甚至几百个微操作组成。
控制器是协调和控制出现在中央处理器中的所有操作。控制器并不输入、输出、处理或存储数据，而是启动和控制这些操作的顺序。此外，为了启动在存储器和输入输出设备之间进行数据或指令传送，控制器必须和输入输出设备进行通信。
当计算机执行存放在内存中的用户程序时，控制器按照它们的执行顺序来获取、解释指令，输出命令或信号来指挥系统的其它部件。
实例分析CPU如何工作
执行上角的程序
右上角的指令会放到程序记忆体内，第一个指令
mov A, #21H以上指令的意思是把21这笔资料放入A暂存器，mov 是搬运的意思。
mov翻译成机器码B0;
21是放入的资料；
ADD A, 42H机器码 04 代表 ADD
42是输入的资料。
解释前一行指令在CPU内的运行过程
- 程式计数器指向地址1000，把1000H的位置送出去并送出读入信号；
- 把程式暂存器内的B0H抓进来；
- 解码器解出搬移指令；解码后程式计数器自动加1. PC=PC+1；
- 送出1001H位置送出第二个并送出读入信号，同时读入21H。把21H放入A暂存器。
- 程式计数器自动加1，指向1002H。
然后我们执行第二行，整个过程和执行第一行程序一样。
第二行程序的运行过程：
- 程式计数器指向1002；
- 把1002的地址送出去并送出读入信号，同时读入04H；
- 解码器解码04H的指令（ADD），程式计数器自动加1指向1003；
- 输出读入信号并读入42H并放入ALU做运算，得出结果63H放入暂存器A.
CPU的逻辑单元
更细一点，从实现的功能方面看，CPU大致可分为如下八个逻辑单元：
指令高速缓存，俗称指令寄存器 ： 它是芯片上的指令仓库，有了它CPU就不必停下来查找计算机内存中的指令，从而大幅提高了CPU的运算速度。
译码单元，俗称指令译码器 ： 它负责将复杂的机器语言指令解译成运算逻辑单元（ALU）和寄存器能够理解的简单格式，就像一位外交官。
控制单元 ： 既然指令可以存入CPU，而且有相应指令来完成运算前的准备工作，背后自然有一个扮演推动作用的角色——它便是负责整个处理过程的操作控制器。根据来自译码单元的指令，它会生成控制信号，告诉运算逻辑单元（ALU）和寄存器如何运算、对什么进行运算以及对结果进行怎样的处理。
寄存器 ： 它对于CPU来说非常的重要，除了存放程序的部分指令，它还负责存储指针跳转信息以及循环操作命令，是运算逻辑单元（ALU）为完成控制单元请求的任务所使用的数据的小型存储区域，其数据来源可以是高速缓存、内存、控制单元中的任何一个。
逻辑运算单元（ALU） ： 它是CPU芯片的智能部件，能够执行加、减、乘、除等各种命令。此外，它还知道如何读取逻辑命令，如或、与、非。来自控制单元的讯息将告诉运算逻辑单元应该做些什么，然后运算单元会从寄存器中间断或连续提取数据，完成最终的任务。
预取单元 ： CPU效能发挥对其依赖非常明显，预取命中率的高低直接关系到CPU核心利用率的高低，进而带来指令执行速度上的不同。根据命令或要执行任务所提出的要求，何时时候，预取单元都有可能从指令高速缓存或计算机内存中获取数据和指令。当指令到达时，预取单元最重要的任务就是确保所有指令均排列正确，然后发送给译码单元。
总线单元 ： 它就像一条高速公路，快速完成各个单元间的数据交换，也是数据从内存流进和流出CPU的地方。
数据高速缓存 ： 存储来自译码单元专门标记的数据，以备逻辑运算单元使用，同时还准备了分配到计算机不同部分的最终结果。
通过以上介绍可以看出CPU虽小，方寸之地却能容纳大世界，内部更像一个发达的装配工厂，环环相扣，层层相套。正因为有了相互间的协作配合，才使得指令最终得以执行，才构成了图文并茂、影像结合的神奇数字世界。
cpu的工作原理：
我们都知道CPU的根本任务就是执行指令，对计算机来说最终都是一串由“0”和“1”组成的序列。CPU从逻辑上可以划分成3个模块，分别是控制单元、运算单元和存储单元，这三部分由CPU内部总线连接起来。如下所示：
控制单元的构成及工作原理
控制器由程序计数器（PC，Program Counter）、指令寄存器（IR，Instruction Register）、指令译码器（ID，Instruction Decoder）、时序产生器（Timing Generator）、操作控制器（Control Unit）组成。
- 指令寄存器IR – 是用来存放当前正在执行的的一条指令，存放的内容来自于数据寄存器（DR，Data Register）。当一条指令需要被执行时，先要把它从内存取到数据寄存器，然后再送到指令寄存器IR中。
- 指令译码器ID – 在计算机执行一条指定的指令时，必须首先分析这条指令的操作码是什么，以决定操作的性质和方法，然后控制计算机的其他各部件协同完成指令表达的功能，这中间的分析工作就是指令译码器ID完成的。
- 程序计数器PC – 用来存放下一条要执行指令的地址，它与存储器（内存）之间有一条直接通路。执行指令时，首先需要根据程序计数器PC中存放的指令地址，将指令由内存取到指令寄存器IR，完成“取指令”的操作。程序计数器PC本身具有自动加1的功能，可以自动给出下一条指令的地址，如此循环，执行每一条指令。
- 时序产生器 – 类似于“时间作息表”，给计算机各部分提供工作所需的时间标志，一般是利用定时脉冲的顺序和不同的脉冲间隔来实现。
- 操作控制器 – 根据指令所需完成的操作和信号，发出各种微操作命令序列，用以控制所有被控对象，完成指令的执行。
整个控制器的运行逻辑是先按照程序计数器所指出的指令地址，从内存中取出一条指令到指令寄存器IR，然后指令译码器ID对指令进行分析，之后操作控制器根据指令的功能向有关部件发出控制命令，执行控制指令的操作。完成操作之后，程序计数器加1，再重复执行上述操作。
运算单元的构成及工作原理
运算器，一般最少包括3个寄存器和1个算术逻辑单元(ALU)，现代计算机内部往往设有通用寄存器组。
寄存器，一种有限存储容量的高速存储部件，可用来暂存指令、数据和位址。寄存器有很多种类，一般涉及到四则运算的有3类，ACC（Accumulator）为累加器，MQ（Multiplier-Quotient Register）为乘商寄存器，X为操作数寄存器，3类寄存器在完成不同运算时，所存放的操作数类别也各不相同。
算术逻辑单元（ALU，Arithmetic and Logic Unit），是算术运算和逻辑运算的部件。算术运算包括加、减、乘的整数运算，逻辑运算是与、或、非和异或等逻辑操作，还有移位、比较和传送等操作。
算术逻辑单元是运算器的核心。可以执行算术运算（包括加减乘数等基本运算及其附加运算）和逻辑运算（包括移位、逻辑测试或两个值比较）。相对控制单元而言，运算器接受控制单元的命令而进行动作，即运算单元所进行的全部操作都是由控制单元发出的控制信号来指挥的，所以它是执行部件。
存储单元的构成及工作原理
存储单元：包括CPU片内缓存和寄存器组，是CPU中暂时存放数据的地方，里面保存着那些等待处理的数据，或已经处理过的数据，CPU访问寄存器所用的时间要比访问内存的时间短。采用寄存器，可以减少CPU访问内存的次数，从而提高了CPU的工作速度。但因为受到芯片面积和集成度所限，寄存器组的容量不可能很大。寄存器组可分为专用寄存器和通用寄存器。专用寄存器的作用是固定的，分别寄存相应的数据。而通用寄存器用途广泛并可由程序员规定其用途，通用寄存器的数目因微处理器而异。
在CPU中至少要有六类寄存器：指令寄存器（IR）、程序计数器（PC）、地址寄存器（AR）、数据寄存器（DR）、累加寄存器（AC）、程序状态字寄存器（PSW）。这些寄存器用来暂存一个计算机字，其数目可以根据需要进行扩充。
- 数据寄存器
数据寄存器（Data Register，DR）又称数据缓冲寄存器，其主要功能是作为CPU和主存、外设之间信息传输的中转站，用以弥补CPU和主存、外设之间操作速度上的差异。数据寄存器用来暂时存放由主存储器读出的一条指令或一个数据字；反之，当向主存存入一条指令或一个数据字时，也将它们暂时存放在数据寄存器中。
数据寄存器的作用是 ：
（1）作为CPU和主存、外围设备之间信息传送的中转站；
（2）弥补CPU和主存、外围设备之间在操作速度上的差异；
（3）在单累加器结构的运算器中，数据寄存器还可兼作操作数寄存器。 - 指令寄存器
指令寄存器（Instruction Register，IR）用来保存当前正在执行的一条指令。
当执行一条指令时，首先把该指令从主存读取到数据寄存器中，然后再传送至指令寄存器。指令包括操作码和地址码两个字段，为了执行指令，必须对操作码进行测试，识别出所要求的操作，指令译码器（Instruction Decoder，ID）就是完成这项工作的。指令译码器对指令寄存器的操作码部分进行译码，以产生指令所要求操作的控制电位，并将其送到微操作控制线路上，在时序部件定时信号的作用下，产生具体的操作控制信号。指令寄存器中操作码字段的输出就是指令译码器的输入。操作码一经译码，即可向操作控制器发出具体操作的特定信号。 - 程序计数器
程序计数器（Program Counter，PC）用来指出下一条指令在主存储器中的地址。
在程序执行之前，首先必须将程序的首地址，即程序第一条指令所在主存单元的地址送入PC，因此PC的内容即是从主存提取的第一条指令的地址。当执行指令时，CPU能自动递增PC的内容，使其始终保存将要执行的下一条指令的主存地址，为取下一条指令做好准备。若为单字长指令，则(PC)+1àPC，若为双字长指令，则(PC)+2àPC，以此类推。
但是，当遇到转移指令时，下一条指令的地址将由转移指令的地址码字段来指定，而不是像通常的那样通过顺序递增PC的内容来取得。
因此，程序计数器的结构应当是具有寄存信息和计数两种功能的结构。 - 地址寄存器
地址寄存器（Address Register，AR）用来保存CPU当前所访问的主存单元的地址。由于在主存和CPU之间存在操作速度上的差异，所以必须使用地址寄存器来暂时保存主存的地址信息，直到主存的存取操作完成为止。当CPU和主存进行信息交换，即CPU向主存存入数据/指令或者从主存读出数据/指令时，都要使用地址寄存器和数据寄存器。如果我们把外围设备与主存单元进行统一编址，那么，当CPU和外围设备交换信息时，我们同样要使用地址寄存器和数据寄存器。 - 累加寄存器
累加寄存器通常简称累加器（Accumulator，AC），是一个通用寄存器。累加器的功能是：当运算器的算术逻辑单元ALU执行算术或逻辑运算时，为ALU提供一个工作区，可以为ALU暂时保存一个操作数或运算结果。显然，运算器中至少要有一个累加寄存器。 - 程序状态字寄存器
程序状态字（Program Status Word，PSW）用来表征当前运算的状态及程序的工作方式。程序状态字寄存器用来保存由算术/逻辑指令运行或测试的结果所建立起来的各种条件码内容，如运算结果进/借位标志（C）、运算结果溢出标志（O）、运算结果为零标志（Z）、运算结果为负标志（N）、运算结果符号标志（S）等，这些标志位通常用1位触发器来保存。除此之外，程序状态字寄存器还用来保存中断和系统工作状态等信息，以便CPU和系统及时了解机器运行状态和程序运行状态。
因此，程序状态字寄存器是一个保存各种状态条件标志的寄存器。
我们将上图细化一下，可以得出CPU的工作原理概括如下：
总结一下，CPU的运行原理就是：
1、取指令：CPU的控制器从内存读取一条指令并放入指令寄存器。指令的格式一般是这个样子滴：
操作码就是汇编语言里的mov，add，jmp等符号码；操作数地址说明该指令需要的操作数所在的地方，是在内存里还是在CPU的内部寄存器里。
2、指令译码：指令寄存器中的指令经过译码，决定该指令应进行何种操作（就是指令里的操作码）、操作数在哪里（操作数的地址）。
3、 执行指令，分两个阶段“取操作数”和“进行运算”。
4、 修改指令计数器，决定下一条指令的地址。
程序员和搬砖者，开发研制FPGA开发板和芯片CPU, 奇门遁甲，阴阳五行，周易八卦的学习者
